TechOffice据称谷歌与三星合作生产 2nm TPU AI 芯片
据报道，谷歌正在考虑采用分拆制造策略向三星提供 2nm TPU AI 芯片
据报道，谷歌正在考虑让三星电子生产 2 纳米张量处理单元 (TPU) 人工智能芯片，此举可能重塑人工智能芯片制造的竞争格局。据行业消息人士透露，这家科技巨头正在计划一种创新的拆分制造方法，该方法将利用两家不同半导体代工厂的专业优势。拆分制造策略：结合台积电和三星的专业知识
Google 雄心勃勃的计划包括将其下一代 TPU 芯片的制造分给台湾积体电路制造公司 (TSMC) 和三星。这一战略决策与传统的单一代工厂制造方法截然不同，凸显了先进半导体设计日益复杂的趋势。
拆分制造策略将根据每个代工厂各自的技术优势将 TPU 芯片的不同组件分配给每个代工厂：
- 台积电据报道将使用其尖端的 1.4 纳米工艺技术来处理核心逻辑芯片
- 三星将负责采用 2nm 工艺生产内存 I/O 芯片，作为逻辑芯片和高带宽内存 (HBM) 之间的关键接口
了解 TPU 架构
张量处理单元是 Google 定制设计的 AI 加速器，专门针对机器学习工作负载进行了优化。 TPU 是专用集成电路 (ASIC)，擅长神经网络处理的基础数学计算。与通用 CPU 或 GPU 不同，TPU 的设计目的是为 AI 特定任务提供最高的每瓦性能。
内存 I/O 芯片促进处理逻辑和高带宽内存子系统之间的高速通信，在 TPU 性能中发挥着至关重要的作用。该组件对于人工智能加速器尤其重要，因为人工智能加速器需要大量数据带宽来有效地为并行处理单元提供数据。
技术规格：比较工艺技术
拆分制造方法利用了每个铸造厂最先进工艺技术的独特优势。以下是涉及的关键规格的比较：
| 参数 | 台积电1.4nm工艺 | 三星2nm工艺 | |
|---|---|---|---|
| 环栅（GAA）技术 | 多桥 finFET (MBFET) | GAAFET（MBCFET） | |
| 晶体管密度 | ~150-160 MTr/mm² | ~120-130 MTr/mm² | |
| 性能增益 | 2nm以上10-15% | 3nm以上20-30% | |
| 降低功耗 | 2nm以上25-30% | 3nm以上20-25% |
| 铸造厂 | 当前最先进的节点 | 量产时间表 | 主要客户 |
|---|---|---|---|
| 台积电 | 1.4nm（N2P） | 2026-2027 | 苹果、NVIDIA、AMD、高通 |
| 三星 | 2nm（SF2） | 2025-2026 | 高通、NVIDIA、特斯拉 |
| 格芯 | 3nm（EX-S） | 2024-2025 | AMD、IBM |
