Google、サムスンと2nm TPU AIチップ製造で提携 製造を分割戦略で

Google、サムスン電子を2nm TPU AIチップの製造パートナーに検討中

最新の業界報道によると、Googleが次世代AIチップであるTPU(Tensor Processing Unit)の製造において、サムスン電子を2nmプロセスを採用したパートナーとして検討していることが明らかになりました。この計画では、チップ製造をTSMCとサムスンの2つのファウンドリに分割するという革新的なアプローチが取られる見込みです。

GoogleのAI戦略を支けるTPUチップは、同社の機械学習ワークロードを加速させるために独自に開発された専用集積回路(ASIC)です。今回の製造戦略は、半導体業界における複数ファウンドリを採用する「multi-sourcing」のトレンドをさらに推進するものと期待されています。

革新的な2ファウンダリ戦略の詳細

Googleが検討中のこの計画では、TPUチップの製造プロセスを2つの異なるファウンドリに分割するという前例のないアプローチが採用されます。具体的には、TSMCが1.4nmという最先端プロセスでチップのコアロジックダイを製造し、一方でサムスン電子が2nmプロセスでメモリI/Oダイを担当します。

メモリI/Oダイは、ロジックチップと高帯域幅メモリ(HBM)を接続する重要なコンポーネントであり、データ転送速度を最大化する役割を担っています。この部分をサムスンの2nmプロセスで製造することで、Googleは各ファウンドリの強みを最大限に活かすことが可能になります。

技術的背景と意義

この2ファウンダリ戦略は、単に製造リスクを分散させるだけでなく、各ファウンドリの技術的優位性を活かした最適化を目指しています。TSMCの1.4nmプロセスは、ロジック回路の微細化と性能向上において業界最高水準を誇ります。一方、サムスンの2nmプロセスは、特にメモリインターフェースの実装において独自の強みを持っています。

このような複数ファウンダリ戦略の採用は、半導体製造におけるサプライチェーンの複雑化を招く可能性がありますが、同時に各プロセスの最適化による性能向上とコスト削減の両立が期待されています。

市場への影響

GoogleがTPUチップの製造においてサムスンを選択することは、半導体業界、特にAIチップ市場に大きな影響を与える可能性があります。GoogleがAIハードウェア戦略においてサムスンを重要なパートナーとして位置づけることで、同社の半導体ビジネスへの信頼性が高まることが予測されます。

また、この計画が実現すれば、TSMCとサムスンの間でAIチップ市場における競争がさらに激化することが考えられます。両社はそれぞれ最先端プロセス開発において多大な投資を行っており、Googleのような大手顧客を獲得することは、その技術的優位性を証明する上で極めて重要です。

今後の展望

この計画が正式に実行されるかどうかは、Googleの最終的な判断に委ねられていますが、半導体業界における複数ファウンダリ戦略の重要性を示す重要な動向と評価されています。GoogleがTPUチップの製造においてこのような革新的なアプローチを取る背景には、AIワークロードの急速な進化とそれに伴うハードウェア要件の複雑化があると考えられます。

今後のAIハードウェア開発では、単一のプロセスノードで全てを賄うのではなく、各コンポーネントの特性に合わせた最適なプロセスを選択する「heterogeneous integration(異質な集積)」の考え方がさらに重要になると予測されています。Googleのこの試みは、その潮流を象徴するものとして注目されるでしょう。